PUBLICADO EL 8 DE OCTUBRE DE 2026
openTPU: el acelerador de IA diseñado casi enteramente por agentes de IA que corre modelos de lenguaje en una FPGA de bajo costo
openTPU es un proyecto open-source que llegó esta semana a la portada de Hacker News: un acelerador de inferencia para modelos de lenguaje, diseñado casi en su totalidad por agentes de IA, que corre en una FPGA Kintex-7 de bajo costo. El stack completo —diseño de hardware en SystemVerilog, arquitectura de instrucciones, compilador y simulador— fue construido para responder una pregunta concreta: ¿pueden los agentes de IA diseñar el chip que corre su propia inferencia?
Cada semana aparece algún anuncio de un chip de IA nuevo —TPUs de Google, aceleradores de Nvidia, silicio propio de OpenAI— y casi siempre se trata de inversiones de miles de millones de dólares y equipos de ingeniería de cientos de personas. openTPU es la otra cara de esa moneda: un proyecto de código abierto, construido en gran parte por agentes de IA en lugar de por ingenieros humanos, que corre en una tarjeta FPGA que cuesta una fracción de lo que cuesta una GPU de gama alta.
El proyecto llegó a la portada de Hacker News esta semana, y vale la pena entender qué hace exactamente y por qué importa más allá de la curiosidad técnica.
Qué es openTPU en términos concretos
openTPU es un acelerador de inferencia para modelos de lenguaje —específicamente para la fase de "decode", que es donde el modelo genera cada token de la respuesta uno por uno. El proyecto, publicado por un desarrollador que se identifica como FeSens, cubre el stack completo necesario para que esto funcione:
- RTL en SystemVerilog: el diseño del circuito digital en sí, la descripción de cómo se mueven los datos dentro del chip.
- ISA (arquitectura de instrucciones): el conjunto de operaciones que el acelerador entiende y ejecuta.
- Compilador y simulador bit-exacto: las herramientas que traducen un modelo de IA a instrucciones que el hardware puede ejecutar, y que permiten probar ese comportamiento sin necesitar el chip físico.
- Software de host: las herramientas para que una computadora normal se comunique con la tarjeta FPGA.
El hardware objetivo es una tarjeta PCIe con un FPGA Xilinx Kintex-7 de Inspur —un tipo de chip reprogramable que cuesta considerablemente menos que una GPU de gama alta, y que normalmente no se asocia con cargas de trabajo de IA.
La pregunta que el proyecto intenta responder
El README del repositorio en GitHub es directo sobre la intención: "¿qué tan lejos pueden llegar los agentes de IA en diseño de hardware, y pueden construir el chip que corre su propia inferencia?" No es un proyecto comercial ni busca competir con TPUs o GPUs de producción —es un experimento para medir las capacidades reales de los agentes de IA en un dominio que tradicionalmente requiere ingeniería humana muy especializada: diseño de hardware digital.
El resultado funciona. El proyecto incluye demos corriendo Qwen3, LFM2.5-230M, Gemma 4 y un modelo de mezcla de expertos (MoE) de 35B parámetros sobre el hardware FPGA. Las herramientas de monitoreo incluidas —otpu-chat para interactuar con el modelo, otpu-smi para ver utilización y ancho de banda de memoria de la tarjeta— dan visibilidad real del comportamiento del sistema, no solo una demo de "funciona en teoría".
Por qué el diseño de hardware es diferente a escribir código
El diseño de circuitos digitales en SystemVerilog tiene una particularidad que lo hace más exigente que escribir software convencional: los errores no se manifiestan como excepciones o crashes evidentes. Un error de temporización o una condición de carrera en el diseño puede producir resultados incorrectos de forma silenciosa, o funcionar en simulación y fallar en el hardware real por razones que no aparecen en el modelo simulado.
Que agentes de IA hayan logrado construir un stack completo y funcional en este dominio —no perfecto, pero funcional y verificable— es una señal de hasta dónde ha avanzado la capacidad de estos sistemas para tareas de ingeniería que van más allá de generar código de aplicación convencional.
Lo que esto significa para quien ya autohospeda modelos
Más allá del interés técnico, openTPU es una demostración de que el abanico de hardware viable para correr inferencia de modelos de lenguaje se está ampliando hacia opciones que antes se consideraban exclusivamente experimentales. Una FPGA no va a reemplazar una GPU para entrenamiento ni para inferencia a gran escala, pero para proyectos pequeños, de aprendizaje, o de experimentación con modelos livianos, representa una vía de entrada con una fracción del costo.
Es Apache 2.0 —licencia completamente abierta— y el código está pensado explícitamente para ser leído y modificado, no solo usado como caja negra. Si ya tenés experiencia con Ollama en tu propio servidor y te interesa el lado de hardware de correr modelos localmente, este es exactamente el tipo de proyecto que vale la pena mirar con atención, aunque sea solo para entender hacia dónde se está moviendo la frontera de lo que es posible con hardware accesible.
